Organisasi DRAM Tingkat Lanjut

Bentuk diagram blok dasar memori utama masih berupa keping DRAM. Keping DRAM tradisional memiliki kendala dalam hal arsitektur internal, olah interface, dan interface untuk bus memori prosesor.

A. Enhanced DRAM

EDRAM (Enhanched DRAM) merupakan model DRAM yang paling simple, dan memiliki SRAM cache yang terintegrasi di dalamnya. Dalam model EDRAM 4 bit, SRAM cache-nya akan menyimpan seluruh isi dari baris terakhir yang dibaca, dimana terdiri dari 2048 bit, atau 512 4-bit potongan. Sebuah komparator menyimpan 11-bit nilai dari alamat baris yang sering diakses. Jika akses selanjutnya pada baris yang sama, maka hanya butuh akses terhadap SRAM cache yang cepat.

B. Cache DRAM

Cache DRAM (CDRAM), yang dibuat oleh Mitsubishi [HIDA90], sama dengan EDRAM. CDRAM mencakup cache SRAM yang lebih besar dari EDRAM (16 vs 2 kb).

SRAM pada CDRAM dapat digunakan dengan dua cara. Pertama, dapat digunakan sebagai true cache, yang terdiri dari sejumlah saluran 64-bit. Hal ini sebaliknya dengan EDRAM, di mana cache SRAM hanya berisi sebuah blok, yaitu the most recently accessed row. Mode cache CDRAM cukup efektif untuk access random ke memori.

Cache  DRAM (CDRAM), yang dikembangkan oleh Mitsubishi, mengintegrasikan cache SRAM kecil (16 Kb) ke sebuah chip DRAM generik. SRAM pada CDRAM dapat digunakan dalam dua cara. pertama, dapat digunakan sebagai cache sesungguhnya, yang terdiri dari sejumlah 64 baris bit. modus cache CDRAM efektif untuk akses acak biasa untuk memori. SRAM pada CDRAM juga dapat digunakan sebagai buffer untuk mendukung akses urut blok data. misalnya, untuk me-refresh layar bit dipetakan, CDRAM dapat prefetch data dari DRAM ke dalam buffer SRAM. akses setelah hasil chip dalam mengakses hanya untuk SRAM.

C. Synchronous DRAM (SDRAM)

Tidak seperti DRAM biasa, yang bersifat asinkron, SDRAM saling bertukar data dengan processor yang disinkronkan dengan signal pewaktu eksternal dan bekerja dengan kecepatan penuh bus processor/memori tanpa mengenal keadaan wait dan menunggu state.

Dengan menggunakan mode akses synchronous, pergerakan data masuk dan keluar DRAM akan dikontrol oleh clock system. Processor akan meminta informasi instruksi dan alamat, yang diatur oleh DRAM. DRAM akan merespon setelah clock cycle tertentu. Dengan demikian, processor dapat dengan aman melakukan tugas lain sementara SDRAM memproses request

Pada SDRAM juga dikenal istilah SDR (Single Date Rate) dan DDR (Double Date Rate). SDR SDRAM dapat diartikan sebagai DRAM yang memiliki kemampuan transfer data secara single line (satu jalur saja). Sementara DDR SDRAM memiliki kemampuan untuk melakukan transfer data secara double line.

Sebuah SDRAM PC100 dengan 4 buah IC

D. Rambus DRAM

RDRAM merupakan memori yang melakukan pendekatan lebih kepada masalah bandwidth. Rambus DRAM dikembangkan oleh RAMBUS, Inc., Pengembangan ini menjadi polemik karena Intel© berusaha memperkenalkan PC133MHz. RDRAM memiliki chip yang terpasang secara vertikal, dimana semua pin berada pada satu sisi. Chips akan melakukan pertukaran data dengan processor melalui 28 jalur (kabel) yang tidak lebih pangajng dari 12 cm. Busnya dapat menampung alamat lebih dari 320 RDRAM chip dan dengan rata-rata kecepatan sekitar 500Mbps. Oleh karena itulah, RDRAM memiliki kecepatan yang jauh lebih besar dibanding tipe DRAM lainnya.

RDRAM dikembangkan oleh  Rambus (FARM92, CRIS97),  telah diadopsi oleh  intel untuknya Pentium prosesor Itanium.  Hal ini telah menjadi  pesaing utama untuk SDRAM. Chip RDRAM adalah paket vertikal, dengan semua pin di satu sisi. Bursa Chip data dengan  prosesor lebih dari 28 kabel tidak lebih dari 12 cm.  Bus itu dapat alamat hingga 320  chip  RDRAM  dan  dinilai pada 1,6 GBps. Bus  RDRAM  khusus  memberikan  informasi alamat dan kontrol menggunakan protocol blok-Oriente asinkron.

Setelah waktu 480 ns akses awal,  ini menghasilkan tingkat 1,6 GBps data.  Apa yang membuat  kecepatan ini mungkin adalah bus itu sendiri, yang mendefinisikan impedansi, clocking dan sinyal sangat tepat. Ketimbang dikendalikanoleh RAS eksplisit, CAS, R/W, dan sinyal CE digunakan dalam DRAM konvensional,RDRAM mendapat sebuah permintaan memori melalui bus berkecepatan tinggi. Permintaan ini berisi alamat yang diinginkan, jenis operasi, dan jumlah byte dalam operasi itu.

Konfigurasi ini terdiri dari pengontrol dan sejumlah modul RDRAM terhubung  bersama melalui bus umum controller.  Kontroler ini di salah satu ujung konfigurasi,  dan  ujung  bus  adalah  penghentian  paralel dari jalur bus.  Bus meliputi 18  saluran data (16 data aktual, dua paritas) bersepeda pada dua kali clock rate, yaitu  satu bit dikirim di tepi  terkemuka  dan mengikuti setiap sinyal  clock.  Hal ini menghasilkan  tingkat  sinyal pada  setiap baris data 800  Mbps.  Ada satu set terpisah8 baris  (RC) yang digunakan untuk sinyal alamat  dan kontrol.  Ada juga  sinyal clock yang dimulai di ujung dari controller  merambat  ke akhir pengontrol dan kemudian loop kembali.  Sebuah  Moule  RDRAM  mengirimkan data  ke controller serentak dengan jamuntuk menguasai dan  controller  mengirimkan data ke  RDRAM   serentak dengan sebuah sinyal clock dalam arah yang berlawanan.  Jalur bus yang tersisa  termasuk sumber referensi tegangan, tanah dan kekuasaan.

E. RamLink

Ramlink merupakan inovasi radikal pada DRAM tradisional. RamLink berkonsentrasi pada interface processor/memori dibandingkan pada arsitektur internal keping DRAM. RamLink adalah memori interface yang memiliki koneksi point-to-point yang disusun dalam bentuk cincin. Lalu lintas pada cincin diatur oleh pengontrol memori yang mengirimkan pesan ke keping-keping DRAM, yang berfungsi sebagai simpul-simpul pada jaringan cincin. Data saling dipertukarkan dalam bentuk paket.